近日，三星电子宣布，公司已开始利用先进的3纳米制程工艺量产芯片，成为全球第一家量产3纳米芯片的公司。目前，三星正在寻找新客户，以便在芯片代工市场追赶实力更强的对手台积电。

三星在一份声明中表示，和传统5纳米工艺相比，新开发的第一代3纳米工艺能够将功耗降低至多45%，性能提升23%，芯片面积减少16%。而未来第二代3纳米工艺则使功耗降低50%，性能提升30%，芯片面积减少35%。

据悉，三星没有公布3纳米工艺的客户，该公司为移动处理器和高性能计算芯片等提供订单式生产。尽管三星抢先量产3纳米芯片，但是台积电计划在2025年量产2纳米芯片。台积电目前是全球最大芯片代工商，控制着大约54%的芯片代工市场，客户包括苹果公司、高通公司。三星排在第二，但市场份额只有16.3%。三星已在去年宣布投资171万亿韩元(约合1320亿美元)，目标是在2030年超越台积电成为全球最大逻辑芯片制造商。

梳理下半导体技术发展史，会发现其本质就是晶体管尺寸的缩小史。在芯片迭代进化上也有一个著名的摩尔定律，它的提出者是英特尔公司的创始人之一戈登·摩尔，在1965年，摩尔就预言：单位平方英寸上晶体管的数目每隔18至24个月就将翻一番。

鳍式场效应晶体管在过去的十年里成了半导体器件的主流结构，一直以来，包括7纳米、5纳米在内的芯片制程都采用的是鳍式场效应晶体管技术。然而到了5纳米节点之后，鳍式结构已经很难满足晶体管所需的静电控制。当鳍式场效应晶体管结构走到了无法突破物理极限的时候，对新的晶体管技术提出了需求。此次，三星所采用的全环绕栅极晶体管（GAA）技术，其实就是鳍式场效应晶体管的下一代接任者。早在2019年的三星晶圆制造论坛上，三星明确表示将会在3纳米节点放弃鳍式结构，转向全环绕栅极技术。台积电也在今年6月16日首度公布2纳米先进制程，称将采用全环绕栅极技术，预计2025量产。